AMD Zen3架构第三代霄龙曝光：单芯片集成15个Die

AMD才刚前才刚再来发布了代号Rome(罗马)第二代EPYC霄龙处理完成器  ，拥有大7nm工艺和Zen 2架构 ，是也许采用标准了chiplet小芯片部分采用标准  ，集成最大八个CPU Die和几个IO Die部分采用标准十分独特。

跟据规划  ，接下來 将有第三代Milan(米兰)  ，7nm+工艺、Zen 3架构 ，再往后是第四代Genoa(热那亚) ，Zen 4架构。

据最新曝料 ，AMD Milan内部将集成最大15个Die ，比这些多出的6个。

当中几个要是时候IO Die  ，但剩下的14个不是也许全是CPU  ，是也许八通道DDR4内存的带宽只得全部支持最大10个CPU Die(最大80个核心)  ，这就意味着最大8个要是是是10个CPU Die。——时候内存通道达到八个的是也许性微乎其微。

剩下的6个或4个Die会是多少呢？目测极有是也许是HBM高带宽显存  ，多种渠道中介层(Interposer)与CPU Die结果 互连  ，人员提供远胜于DDR4内存的高带宽、低延迟  ，彻彻底地消除瓶颈。

几个也许 ，Milan的配置是也许会是10+4+1要是是是8+6+1。

时候时候有说法称Milan依旧是8+1配置  ，那是也许还会不同人的版本。